(19) 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭57-66597

f) Int. Cl.³
 G 11 C 29/00
 G 06 F 11/10

識別記号

庁内整理番号 6974-5B 7368-5B 砂公開 昭和57年(1982) 4 月22日

発明の数 1 審査請求 未請求

(全 4 頁)

図誤り訂正回路

頤 昭55-140807

②特②出

願 昭55(1980)10月8日

@発 明 者 增田博樹

川崎市中原区上小田中1015番地 富士通株式会社内

⑪出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

個代 理 人 弁理士 玉蟲久五郎 外3名

明 細 啓

1. 発明の名称 誤り訂正回路

2 特許請求の箆囲

データのピットパターンをアドレスとして訂正 符号を格納している訂正符号発生用メモリを有し 酸メモリからデータに対応した訂正符号を없出し て酸データに付加して配位装置に配位する配位シ ステムにないて、前配配憶装置から説出されたデ - タをアドレスとして前記訂正符号発生用メモリ から再展説出された訂正符号と前記記憶装置から 記出された訂正符号との排他的論理和をとる第 1 の排他的論理和回路と、該第1の排他的論理和回 路の出力パターン情報をアドレスとして駅出され てデータと等しいピット長を有するデータ訂正位 報を出力するデータ訂正用メモリと、放データ訂 正假報と前記記憶装置から説出されたデータとの 排他的論理和をとる第2の排他的論理和回路とを 具え、記憶装置から競出されたディタの誤り訂正 を行なりことを特徴とする餌り訂正回路。

3. 発明の詳細な説明

本発明は、記憶装置からデータを読出す際に、 データの餌り訂正を行なうことができる、韻り訂 正回路に関するものである。

中央処理装置において、メモリにデータを格納して説出す場合、メモリの信頼度が思いとしていまりが発生する。このような関りを防止する方法として、データにハミング符号(Hamming Code))等の関り訂正符号を説出す時代を対してメモリに格が一タに基づいて再度関り訂正符号と既に格納されて、新たに発生した関り訂正符号との照合を行なりことによってる。

第1図は従来の餌り訂正回路の構成を示すプロック図である。同図において、 DR はデータレジスタ、 G1, G2 はゲート、 BCC GM は訂正符号発生用メモリ、 AR はアドレスレジスタ、 MM はメインメモリ、 BCCC はデータ訂正回路である。

第1図において、データレジスタ DR に沓掛され

たねピツトのデータは、ライト信号》によってゲ - ト Gi を経て出力されて、アドレスレジスタ AR によって指示されるアドレスに従って、メインメ モリMMに付込まれる。との際、訂正符号発生用メ モリ BCCGN は、ゲート G, を経て出力されるデータ をアドレス情報として脱出されて、πビットの釘 正符号を発生する。との訂正符号はアドレスレジ スタ AR 化よって指示されるアドレスに従って、メ インメモリ MM にむ込まれる。

メインメモリ MM からデータを読出す際、データ とこれに対応して格納されている訂正符号とを同 時に就出して、訂正回路 BCCC に入力する。訂正回 路 BCCC においては入力されたデータにおける餌り の有象を於むしほり があればこれを自動的に訂正する。 このようにし て町正されたデータは、リード信号Rによってゲ - ト G2 を経てデータレジスタ DR 化容積される。

第1図に示されたデータ訂正回路 BCCC は、従来 ゲート回路を主体として構成され、極めて複雑な 梢成を有し、その回路規模はかなり膨大であった。 本発明はこのような従来技術の欠点を除去しよ

(3)

第2の排他的論理和回路とを具え、記憶装置から **鋭出されたデータの誤り訂正を行なりことを特徴** としている。

以下、契施例について説明する。

第2図は本発明の誤り訂正国路の一突施例の将 成を示すプロック図である。同図において第1図 **化おけると同一部分は同一番号によって示されて** おり、Go,Goはゲート、 EOR1, EOR2 はそれぞれ排 他的論理和回路、 ECC CM はデータ 訂正用メモリで **ある**。

第2図において、メインメモリMM にデータの費 込みを行なり場合は、第1図の場合と同様にして 行なわれる。 ナなわちデータ レジスタ DR K 哲和さ れたれピットのデータが、ライト信号Fによって ゲート Gi を経て出力されて、アドレスレジスタAR によって指示されるアドレスに従ってメインメモ リ MM に登込まれる。これと同時にゲート Ga を従て 入力されたデータをアドレスとして、 訂正符 号発 生用メモリ BCCGH からm ビットの訂正符号が없出 され、アドレスレジスタ AR Kよって指示されるア

うとするものであって、その目的は、ゲート回路 によって构成されたデータ訂正回路を必要とせず、 メモリを用いたデータ盯正用メモリによって麒り 訂正を行なりととによって、回路規模を辯少する ことができ、 IC 化にも適した誤り釘正回路を提供 するととにある。との目的を遊成するため、本発 明の餌り飣正回路においては、データのヒットパ ターンをアドレスとして訂正符号を格納している 訂正符号発生用メモリを有し酸メモリからデータ に 対応 した 訂正符 号 を 説 出 し て 眩 デ - タ に 付 加 し て配位装置に配位する配位システムにおいて、前 配配債基置から畝出されたデータをアドレスとし て前配訂正符号発生用メモリから再度説出された 訂正符号と前記記憶装置から腕出された訂正符号 との排他的論理和をとる第1の排他的治理和回路 と、該第1の排他的論理和回路の出力パターン情 報をアドレスとして観出されてデータと等しいピ ツト 長を有するデータ 訂正 情報を出力するデータ 訂正用メモリと、酸データ訂正常報と前配記憶装 世から説出されたデータとの排他的論理和をとる

(4)

ドレスに従って、メインメモリ MM に啓込まれる。 メインメモリ MM からデータを配出す場合は、メ インメモリ MM から脱出したデータを、リード信号 R によってゲート Coを経てアドレス 悄報として釘 正符号発生用メモリ BCCGM に入力することによっ て、再度、訂正符号を発生する。

訂正符号発生用メモリ BCCGM から発生した訂正 符号は、メインメモリ MM から脱出された訂正符号 とともに排他的論理和回路BOR」に加えられて、排 他的給理和がとられる。もしもメインメモリ ## から記出されたデータに関りがなければ、排他的 **論理和回路 BOR, における両訂正符号は等しく、従** って排他的論理和回路 BOR, の出力は、訂正符号に 対応してオール "0" のパターンとなる。しかしな がらメインメモリ ADI から硫出されたデータに誤り があると、とれによって訂正符号発生用メモリか ら説出される訂正符号は異ったものとなり、従っ て排他的給理和回路 EOR, の出力としては、そのエ ラーヒットポジションに対応して"1"を含むパタ - ンが発生する。

(6)

特開昭57-66597(3)

排他的論理和回路 BOR, のパターン竹報は、デーータ訂正用メモリ BCCCM に加えられる。これによってデータ訂正用メモリ BCCCM から、排他的論理和回路 BOR, のパターン情報をアドレスとして、ビット長がデータ長に等しく、エラービットポジションに対応するビットだけが"1"であって、その他のビットが"0"からなるデータ訂正用パターンが鋭出される。

テータ町正用メモリ BCCCM から記出された町正用パターンは、メインメモリ MM から記出された丁ークとともに排他的論理和回路 BOR, に加えられる。これによってメインメモリ MM から説出されたデータに おいて、エラービット ポジションに対応するビットが反転したデータが、排他的論理和回路 BOR, の出力として得られる。排他的論理和回路 BOR, の出力データは、リード信号 R によってゲート G, を経てデータレジスタ DR に答称される。

とのようにして第2図に示された誤り訂正回路 によって、メインメモリ MH に格納されて観出され たデータの餌り訂正を行なうことができる。 なお

(7)

表示用ビットを追加することによって可能となる。 4. 図面の簡単な説明


第1図は従来の観り訂正回路の桁成を示すプロンク図、第2図は本発明の観り訂正回路の一突施例の構成を示すプロンク図である。

DR … データレジスタ、 G₁, G₂, G₆, G₆, … ゲート、
BCCGM … 訂正符号発生用メモリ、 AR … アドレスレ
ジスタ、 MM … メインメモリ、 BCCC … データ訂正
回路、 BOR₁, BOR₂ … 排他的論理和回路、 BCCCM …
データ訂正用メモリ。

特許出願人 富士 通 株 式 会 社 代理人 弁理士 玉 岛 久 五 郎 (外3名) メインメモリ MM から観出されたデータに 関りがないときは、データ 訂正用メモリ BCCCM から脱出されるデータ 訂正用パターンはオール "O" であり、従って、メインメモリ MM から説出されたデータは、排他的論理和回路 BOR, において、ピットの訂正が行なわれることはない。

(8)

第 1 図



第 2 図

